日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed this Office.

新年月日 Mite of Application:

1999年 9月14日

願 番 号 plication Number:

平成11年特許願第260270号

株式会社東芝

CERTIFIED COPY OF PRIORITY DOCUMENT

2000年 7月14日

特許庁長官 Commissioner, Patent Office





【書類名】

特許願

【整理番号】

A009903076

【提出日】

平成11年 9月14日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/027

【発明の名称】

半導体製造用マスクのパターン補正方法およびそのパタ

ーン補正方法を記録した記録媒体

【請求項の数】

6

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

吉川 圭

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

臼井 聡

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

橋本 耕治

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

CERTIFIED COPY OF PRIORITY DOCUMENT

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

(#

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【土糧

【書類名】

明細書

【発明の名称】

半導体製造用マスクのパターン補正方法およびそのパター

ン補正方法を記録した記録媒体

【特許請求の範囲】

【請求項1】 ライン部とコンタクト部とが重なった領域を抽出する第1の工程と、

前記重なった領域とこの重なった領域に隣接する他のライン部とのスペース、 および前記ライン部のライン幅を抽出する第2の工程と、

前記ライン幅毎に、ウェーハプロセス後に生ずる前記ライン部のライン幅変動 量と前記スペースとの関係を取得する第3の工程と、

前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交 点を抽出する第4の工程と、

前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成する第5の工程と、

前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、前記重なった領域に対して行う第 6の工程と

を具備することを特徴とする半導体製造用マスクのパターン補正方法。

【請求項2】 ライン部とコンタクト部とが重なった領域を抽出する第1の工程と、

前記重なった領域とこの重なった領域に隣接する他のライン部とのスペース、 および前記ライン部のライン幅を抽出する第2の工程と、

前記ライン幅毎に、ウェーハプロセス後に生ずる前記ライン部のショートニン グ量と前記スペースとの関係を取得する第3の工程と、

前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交 点を抽出する第4の工程と、

前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整 数倍の補正を行う補正ルールテーブルを作成する第5の工程と、

前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに

基いた前記設計グリッド幅の整数倍の補正を、前記重なった領域に対して行う第 6の工程と

を具備することを特徴とする半導体製造用マスクのパターン補正方法。

【請求項3】 コンタクト部とトランジスタ領域とが重なった領域を抽出する第1の工程と、

前記トランジスタ領域に隣接する他のトランジスタ領域との間のスペース、および前記トランジスタ領域端から前記重なった領域までの距離Fを抽出する第2の工程と、

前記コンタクト部をデザインルールで規定された最小フリンジ量D拡大する第3の工程と、

前記補正量とスペースとの関係を取得する第4の工程と、

前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交 点を抽出する第5の工程と、

前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整 数倍の補正を行う補正ルールテーブルを作成する第6の工程と、

前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、D≦Fの場合、前記トランジスタ領域端の全体に対して行い、F<Dの場合、前記トランジスタ領域端の、前記トランジスタ領域端と前記拡大したコンタクト部とが接する辺を除いた部分に対して行う第7の工程と

を具備することを特徴とする半導体製造用マスクのパターン補正方法。

【請求項4】 ライン部とコンタクト部とが重なった領域を抽出する第1の 手順と、

前記重なった領域とこの重なった領域に隣接する他のライン部とのスペース、 および前記ライン部のライン幅を抽出する第2の手順と、

前記ライン幅毎に、ウェーハプロセス後に生ずる前記ライン部のライン幅変動 量と前記スペースとの関係を取得する第3の手順と、

前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交 点を抽出する第4の手順と、 、前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整 数倍の補正を行う補正ルールテーブルを作成する第5の手順と、

前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに 基いた前記設計グリッド幅の整数倍の補正を、前記重なった領域に対して行う第 6の手順と

を記録したことを特徴とするコンピュータにより読み取り可能な記録媒体。

【請求項5】 ライン部とコンタクト部とが重なった領域を抽出する第1の 手順と、

前記重なった領域とこの重なった領域に隣接する他のライン部とのスペース、 および前記ライン部のライン幅を抽出する第2の手順と、

前記ライン幅毎に、ウェーハプロセス後に生ずる前記ライン部のショートニン グ量と前記スペースとの関係を取得する第3の手順と、

前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交 点を抽出する第4の手順と、

前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整 数倍の補正を行う補正ルールテーブルを作成する第5の手順と、

前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに 基いた前記設計グリッド幅の整数倍の補正を、前記重なった領域に対して行う第 6の手順と

を記録したことを特徴とするコンピュータにより読み取り可能な記録媒体。

【請求項6】 コンタクト部とトランジスタ領域とが重なった領域を抽出する第1の手順と、

前記トランジスタ領域に隣接する他のトランジスタ領域との間のスペース、および前記トランジスタ領域端から前記重なった領域までの距離Fを抽出する第2の手順と、

前記コンタクト部をデザインルールで規定された最小フリンジ量D拡大する第3の手順と、

前記補正量とスペースとの関係を取得する第4の手順と、

前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交



点を抽出する第5の手順と、

前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整 数倍の補正を行う補正ルールテーブルを作成する第6の手順と、

前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、D≦Fの場合、前記トランジスタ領域端の全体に対して行い、F<Dの場合、前記トランジスタ領域端の、前記トランジスタ領域端と前記拡大したコンタクト部とが接する辺を除いた部分に対して行う第7の手順と

を記録したことを特徴とするコンピュータにより読み取り可能な記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置製造におけるリソグラフィ工程で用いられる露光用マスクのパターン補正方法とマスクパターン補正装置、そしてそれらを用いた露光 用マスクと半導体装置に関する。

[0002]

【従来の技術】

近年、半導体デバイスの微細化に伴い、仕上がりが設計寸法通りにできない箇所の問題が顕在化してきた。その一例として、ライン終端部のショートニングが挙げられる。ショートニングの原因としては、マスクが設計寸法通りにできていない、ライン終端のコーナー部がすでに光の解像限界である、また、エッチングによる変換差などが挙げられる。

[0003]

ボーダーレスコンタクトの配線パターンを例にとると、コンタクトの落ちるライン終端がショートニングした場合、ラインとコンタクトホールとの接触面積が減少し、ヴィア抵抗の上昇を引き起こす。これは、デバイスのパフォーマンスを落とす一因となる。

[0004]

このようなショートニングを回避するため、コンタクト部に対して予め、ある

程度のフリンジ量を付けて設計する、あるいは実験により見積もったフリンジ量を補正ツールを使うことにより一律に付ける手法が一般的に用いられている。

[0005]

しかし、ショートニング量等の仕上がり誤差は、パターンの疎密、あるいは線幅などにより変化することが十分に考えられる。

[0006]

【発明が解決しようとする課題】

このように、従来のマスクパターン補正方法では、仕上がり誤差のパターン依存性が考慮されておらず、十分な補正精度が必ずしも得られてはいない、という事情がある。

[0007]

この発明は、上記事情に鑑み為されたもので、その目的は、十分な補正精度を 得ることができる半導体製造用マスクのパターン補正方法を提供することにある

[0008]

【課題を解決するための手段】

上記目的を達成するために、この発明の第1の態様に係る半導体製造用マスクのパターン補正方法は、ライン部とコンタクト部とが重なった領域を抽出し、前記重なった領域とこの重なった領域に隣接する他のライン部とのスペース、および前記ライン部のライン幅を抽出し、前記ライン幅毎に、ウェーハプロセス後に生ずる前記ライン部のライン幅変動量と前記スペースとの関係を取得し、前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交点を抽出し、前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成し、前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、前記重なった領域に対して行うことを特徴としている。

[0009]

また、上記目的を達成するために、この発明の第2の態様に係る半導体製造用 マスクのパターン補正方法は、ライン部とコンタクト部とが重なった領域を抽出 し、前記重なった領域とこの重なった領域に隣接する他のライン部とのスペース、および前記ライン部のライン幅を抽出し、前記ライン幅毎に、ウェーハプロセス後に生ずる前記ライン部のショートニング量と前記スペースとの関係を取得し、前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交点を抽出し、前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成し、前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、前記重なった領域に対して行うことを特徴としている。

[0010]

また、上記目的を達成するために、この発明の第3の態様に係る半導体製造用マスクのパターン補正方法は、ライン部とコンタクト部とが重なった領域を抽出し、前記コンタクト部をデザインルールで規定された最小フリンジ量拡大し、拡大したコンタクト部と前記ライン部の端とが接する辺を抽出し、前記重なった領域とこの重なった領域に隣接する他のライン部とのスペース、および前記ライン部のライン幅を抽出し、前記ライン幅毎に、ウェーハプロセス後に生ずる前記ライン部のショートニング量と前記スペースとの関係を取得し、前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交点を抽出し、前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成し、前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、前記接する辺に対して行うことを特徴としている。

[0011]

また、上記目的を達成するために、この発明の第4の態様に係る半導体製造用マスクのパターン補正方法は、トランジスタ領域上を走るライン部の終端部分のうち、ゲート端であり、かつトランジスタ領域上にない領域を抽出し、前記がイト端であり、かつトランジスタ領域上にない領域の面積を抽出し、前記面積毎に、ウェーハプロセス後に生ずる前記ライン部のショートニング量と前記面積との関係を取得し、前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交点を抽出し、前記関係を交点区間毎に区切り、前記交点区間毎に、

前記設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成し、前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、前記ゲート端であり、かつトランジスタ領域上にない領域に対して行うことを特徴としている。

[0012]

また、上記目的を達成するために、この発明の第5の態様に係る半導体製造用マスクのパターン補正方法は、トランジスタ領域のコーナー部を抽出し、前記コーナー部からライン部までの距離を抽出し、前記ライン部が前記コーナー部のラウンディングと重ならない最小距離を取得し、前記ライン部が前記コーナー部のラウンディングと重なる場合、切り欠き処理を、前記コーナー部に対して行うことを特徴としている。

[0013]

また、上記目的を達成するために、この発明の第6の態様に係る半導体製造用マスクのパターン補正方法は、コンタクト部がトランジスタ領域に接触する第1の接触領域、およびコンタクト部がライン部に接触する第2の接触領域を抽出し、前記第1、第2の接触領域の直径差と、前記ライン部の寸法との関係を取得し、前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交点を抽出し、前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成し、前記ライン部の寸法と前記交点区間との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、前記前記第1の接触領域および前記第2の接触領域のいずれかに対して行うことを特徴としている。

[0014]

また、上記目的を達成するために、この発明の第7の態様に係る半導体製造用マスクのパターン補正方法は、コンタクト部に対してライン部が重なる第1の領域、およびライン部に対してコンタクト部が重なる第2の領域を抽出し、前記第1の領域とこの第1の領域に隣接する他のライン部とのスペース、および前記ライン部のライン幅を抽出し、前記ライン幅毎に、ウェーハプロセス後に生ずる前

記ライン部のショートニング量と前記スペースとの第1の関係を取得し、前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交点を抽出し、前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成し、前記第2の領域から前記ライン部の終端までの距離を抽出し、前記ライン幅毎に、ウェーハプロセス後に生ずる前記ライン部のショートニング量と前記第2の領域から前記ライン部の終端までの距離との第2の関係を取得し、前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交点を抽出し、前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成し、前記スペースと前記交点区間との対応関係、および前記第2の領域から前記ライン部の終端までの距離との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、前記第1、第2の領域に対して行うことを特徴としている。

[0015]

また、上記目的を達成するために、この発明の第8の態様に係る半導体製造用マスクのパターン補正方法は、コンタクト部とトランジスタ領域とが重なった領域を抽出し、前記トランジスタ領域に隣接する他のトランジスタ領域との間のスペース、および前記トランジスタ領域端から前記重なった領域までの距離Fを抽出し、前記コンタクト部をデザインルールで規定された最小フリンジ量D拡大し、前記補正量とスペースとの関係を取得し、前記関係を設計グリッド幅毎に分割し、この設計グリッド幅と前記関係との交点を抽出し、前記関係を交点区間毎に区切り、前記交点区間毎に、前記設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成し、前記スペースと前記交点区間との対応関係を求め、前記補正ルールテーブルに基いた前記設計グリッド幅の整数倍の補正を、D≦Fの場合、前記トランジスタ領域端の全体に対して行い、F<Dの場合、前記トランジスタ領域端の全体に対して行い、F<Dの場合、前記トランジスタ領域端の、前記ホランジスタ領域端と前記拡大したコンタクト部とが接する辺を除いた部分に対して行うことを特徴としている。

[0016]

上記構成を有する半導体製造用マスクのパターン補正方法であると、

(1) ウェーハプロセス後に生ずるライン部のライン幅変動量と、ライン部と コンタクト部とが重なった領域とこの重なった領域に隣接する他のライン部との スペースとの関係。

[0017]

(2) ウェーハプロセス後に生ずるライン部のショートニング量と、ライン部とコンタクト部とが重なった領域とこの重なった領域に隣接する他のライン部とのスペースとの関係。

[0018]

(3) ウェーハプロセス後に生ずるライン部のショートニング量とトランジスタ領域上を走るライン部の終端部分のうち、ゲート端であり、かつトランジスタ領域上にない領域の面積との関係。

[0019]

(4) ウェーハプロセス後に生ずるトランジスタ領域のラウンディング量とライン部との関係。

[0020]

(5) ウェーハプロセス後に生ずるコンタクト部がトランジスタ領域に接触する第1の接触領域、およびコンタクト部がライン部に接触する第2の接触領域の直径差と、ライン部の寸法との関係。

[0021]

(6) ウェーハプロセス後に生ずるライン部のショートニング量とライン部に 対してコンタクト部が重なる領域からライン部の終端までの距離との関係。

[0022]

(7) 補正量と一のトランジスタ領域に隣接する他のトランジスタ領域との間のスペースとの関係、拡大したコンタクト部が一のトランジスタ領域に接するか否か。

[0023]

上記(1)~(7)のように、補正するパターンの周囲の環境を考慮するので、周囲の環境を考慮しない補正方法に比べて、十分な補正精度を得ることができる。

[0024]

【発明の実施の形態】

以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

[0025]

[第1の実施形態]

まず、この発明の第1の実施形態に係るマスクパターン補正方法を説明する。

[0026]

第1の実施形態は、ボーダーレスコンタクトを有する配線パターン(ライン部)において、コンタクト部と重なった領域のパターンを、その領域周囲のパターンの疎密、およびライン部のライン幅を考慮して補正し、変更するフリンジ処理である。

[0027]

図1は、第1の実施形態に係るマスクパターン補正方法を示す流れ図、図2~ 図8はそれぞれ、図1に示す各ステップを説明するための図である。

[0028]

図1に示すステップST.1において、まず、ライン部とコンタクト部とが重なった領域を抽出する。図2に、第1の実施形態に用いられた、ライン部、コンタクト部、およびこれらが重なった領域をそれぞれ持つパターンの一例を示す。なお、図2に示す一例は、デザイン上、たとえばCADデータ上のものである。

[0029]

図2に示すように、一例に係るパターンは、互いに並行するライン部1、2、3-1、3-2をそれぞれ持つ。ライン部3-1、3-2はそれぞれ、ライン部1とライン部2との間に配置されている。コンタクト部4-1は、ライン部3-1の終端に重なっている。また、コンタクト部4-2は、ライン部3-2の中程に重なり、その終端には重なっていない。

[0030]

次に、ステップST. 2において、上記重なった領域と、これに隣接するライン部とのスペース(距離)をそれぞれ、デザイン上、たとえばCADデータ上で

抽出する。

[0031]

ここで、上記スペースに関しては、図3に示すように、ライン部の終端に重なるコンタクト部4-1の場合、重なった領域の三辺それぞれに相対したライン部までのスペースをそれぞれ抽出する。一方、コンタクト部4-2のように、ライン部の中程のみに重なる場合には、重なった領域の二辺それぞれに相対したライン部までのスペースをそれぞれ抽出する。

[0032]

上記一例に係るパターンにおいては、コンタクト部 4 -1からライン部 1 までのスペース S_1 、コンタクト部 4 -1からライン部 3 -2までのスペース S_2 、およびコンタクト部 4 -1からライン部 2 までのスペース S_3 をそれぞれデザイン上で測定し、抽出した。また、コンタクト部 4 -2からライン部 1 までのスペース S_4 、およびコンタクト部 4 -2からライン部 3 -2までのスペース S_5 をそれぞれデザイン上で測定し、抽出した。

[0033]

さらにステップST.2 において、スペース S_1 $\sim S_5$ の他、ライン部のライン幅を抽出する。

[0034]

上記一例に係るパターンにおいては、コンタクト部4-1が重なるライン部3-1のライン幅Lをデザイン上で測定し、抽出した。なお、ライン部3-1のライン幅Lと、ライン幅3-2のライン幅とは互いに等しい。

[0035]

次に、ステップST. 3において、スペースとライン幅変動量との関係を、実験的、あるいはシミュレーションにより取得する。この関係は、実験的に取得する場合、図4に示すようなライン・アンド・スペース(L/S)パターンを持つ測定パターンをウェーハ上に形成し、これを走査型電子顕微鏡(SEM)や電気的測定を用いて、ライン幅変動量を測定すれば良い。また、シミュレーションにより取得する場合には、図4に示すような測定パターンを製造プロセスシミュレータに再現させ、そのライン幅変動量を計算すれば良い。

[0036]

次に、ステップST. 4において、取得したスペースとライン幅変動量との関係を用いて、隣接するライン部とのスペースに対する補正ルールを作成する。スペースとライン幅変動量との関係を、図5および図6に示す。

[0037]

図5および図6に示すように、一例に係るパターンにおいては、ライン幅Lは、スペースSが大きくなる程、ライン幅変動量が"O"、即ち設計値から大きくずれる(変動極性I)。つまり、スペースSが大きくなる程、ライン幅Lは細くなる。このような傾向に基き、第1の実施形態では、上記重なった領域に対して、スペースSが大きくなるにしたがって、上記重なった領域の幅が大きくなるようにパターンを補正する補正ルールを作成する。

[0038]

次に、ステップST. 5において、上記補正ルールにより、補正ルールテーブルを作成する。このために、図5および図6に示すように、縦軸(ライン幅変動量)を、設計グリッド幅W毎に分割する(設計グリッド幅Wは、たとえばCAD上で一度に付加することのできる最小の幅である。)。次に、設計グリッド幅Wと変動曲線 I との交点をそれぞれ抽出する。この作業によって得た交点をそれぞれ"a"、"b"、"c"とする。次に、スペースSが"S<a"の範囲では、補正値を"0"とし、スペースSが"a≦S<b"の範囲では、"+W"の補正値を設ける。さらにスペースSが"b≦S<c"の範囲では、"+2W"の補正値を設ける。さらにスペースSが"b≦S<c"の範囲では、"+2W"の補正値を設け、スペースSが"c≦S"の範囲では、"+3W"の補正値を設ける。このような作業により、図7に示すような補正ルールテーブルが作成される。

[0039]

さらにステップST. 5において、作成した補正ルールテーブルから、ステップST. 2で求めたスペースS $_1$ 、S $_2$ 、S $_3$ 、S $_4$ 、S $_5$ に対する補正値を抽出する。

[0040]

次に、ステップST. 6において、抽出した補正値を、ライン部とコンタクト 部とが重なった領域のライン端に、フリンジ量として付加する。このフリンジ処 理は、この発明に適合した補正ツールをプログラムにより作成し、たとえばCADに格納しておき、適宜用いることで、自動的に行うことができる。フリンジ処理が終了した状態の一例に係るパターンを、図8に示す。図8に示すように、上記重なった領域にはそれぞれ、フリンジ5-1、5-2が設けられている。

[0041]

このような第1の実施形態によれば、ライン部とコンタクト部とが重なった領域に対して、パターンの疎密、およびそのライン幅等、その周囲の環境を考慮した補正フリンジ量を求め、求めた補正フリンジ量を、補正ルールテーブル化しておく。この後、補正ルールテーブルに従って、補正ツールを用いて自動でフリンジ処理を行う。

[0042]

このようなフリンジ処理が行われた半導体製造用マスクを用いて、ウェーハプロセスにより形成されたパターンにおいては、たとえば周囲の環境に関係なく一律なフリンジ処理を行ったマスクを用いた場合に比べて、上記重なった領域を、より設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0043]

このように上記重なった領域が、より設計値に近い状態に仕上がることで、たとえばコンタクト面積の減少等に伴ったコンタクト抵抗の上昇の問題等を、回避できる。よって、形成された集積回路においては、設計値に近いコンタクト抵抗を得ることができ、回路上、期待される電気的パフォーマンスを、容易に得ることができる。

[0044]

また、補正ルールの一例(図5)と、他の例(図6)との違いは、ライン幅変動量 "0"を基準にして補正値を "W"ずつ付けていくか、ライン幅変動量 "0"に設計グリッド幅Wの1/2を足した値を基準にして補正値を "W"ずつ付けていくかである。どちらの例でも、ウェーハ上に形成されたパターンを、設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0045]

しかし、図6に示す設計グリッド幅Wの1/2を足した値を基準にして補正値

を "+W" ずつ付けていく他の例のほうが、設計値に近い状態、あるいは設計値通りに仕上がり易い。

[0046]

なぜならば図 5 に示す一例においては、たとえば "S < c " のとき、ライン幅 L の変動を、ライン幅変動量 "0 " (即ち設計値)から "- W " の範囲に変動に 抑えることができるのに対し、図 6 に示す他の例においては、ライン幅変動量 "0 " (即ち設計値)から " \pm W / 2 " の範囲に、さらに変動を抑えることができるからである。

[0047]

また、図8に示すように、上記一例に係るパターンにおいては、ライン幅Lを持つライン部3-1、3-2に対してフリンジ5-1、5-2を付加する補正を行ったが、ライン幅L以外のライン幅が存在する場合には、各ライン幅毎にそれぞれ、上記と同様な方法で補正ルールを作成し、この補正ルールにより補正ルールテーブルを作成する。この後、ライン幅毎に、それぞれ作成した補正ルールテーブルに基いてフリンジを付加する補正を行えば良い。

[0048]

[第2の実施形態]

次に、この発明の第2の実施形態に係るマスクパターン補正方法を説明する。

[0049]

第2の実施形態は、第1の実施形態と同様に、ボーダーレスコンタクトを有する配線パターン(ライン部)において、コンタクト部と重なった領域のパターンを、その領域周囲のパターンの疎密、およびライン部のライン幅を考慮して補正し、変更するフリンジ処理である。異なるところは、第1の実施形態では、ライン幅変動量とスペースとの関係に基づき、補正ルールを作成したのに対し、第2の実施形態では、ライン部のショートニング量とスペースとの関係に基づき、補正ルールを作成するようにしたことである。

[0050]

図9は、第2の実施形態に係るマスクパターン補正方法を示す流れ図、図10 ~図16はそれぞれ、図9に示す各ステップを説明するための図である。 [0051]

まず、図9に示すステップST.1において、ライン部とコンタクト部とが重なった領域を抽出する。図10に、第2の実施形態に用いられた、パターンの一例を示す。なお、図10に示す一例は、デザイン上、たとえばCADデータ上のものであり、図2に示した一例と同様のパターンである。

[0052]

次に、ステップST.2において、上記重なった領域と、これに隣接するライン部とのスペース(距離)をそれぞれ、デザイン上、たとえばCADデータ上で抽出する。

[0053]

ここで、上記スペースに関しては、第 1 の実施形態と同様に、コンタクト部 4 -1からライン部 1 までのスペース S_1 、コンタクト部 4 -1からライン部 3 -2 までのスペース S_2 、コンタクト部 4 -1からライン部 2 までのスペース S_3 、コンタクト部 4 -2からライン部 1 までのスペース S_4 、およびコンタクト部 4 -2からライン部 2 までのスペース S_5 をそれぞれデザイン上で測定し、抽出した。

[0054]

さらにステップST. 2において、スペースS₁〜S₅とともに、ライン部のライン幅を抽出する。ここでも第1の実施形態と同様に、コンタクト部4-1が重なるライン部3-1のライン幅Lをデザイン上で測定し、抽出した。なお、ライン部3-1のライン幅Lと、ライン幅3-2のライン幅とは互いに等しい、とする。

[0055]

次に、ステップST. 3において、スペースとライン部のショートニング量との関係を、実験的、あるいはシミュレーションにより取得する。この関係は、実験的に取得する場合、図12に示すようなパターンを持つ測定パターンをウェーハ上に形成し、これを走査型電子顕微鏡(SEM)や電気的測定を用いて、ショートニング量を測定すれば良い。また、シミュレーションにより取得する場合には、図12に示すような測定パターンを製造プロセスシミュレータに再現させ、そのショートニング量を計算すれば良い。

[0056]

次に、ステップST.4において、取得したスペースとショートニング量との 関係を用いて、隣接するライン部とのスペースに対する補正ルールを作成する。 スペースとショートニング量との関係を、図13および図14に示す。

[0057]

図13および図14に示すように、一例に係るパターンのショートニング量は、スペースSが大きくなる程、ショートニング量が"0"、即ち設計値から大きくずれる(変動曲線I)。つまり、スペースSが大きくなる程、ライン幅Lは細くなる。このような傾向に基き、第2の実施形態では、上記重なった領域に対し、スペースSが大きくなるにしたがって、上記重なった領域の幅が大きくなるようにパターンを補正する補正ルールを作成する。

[0058]

次に、ステップST. 5において、上記補正ルールにより、補正ルールテーブルを作成する。このために、まず、図13、および図14に示すように、縦軸(ショートニング量)を、設計グリッド幅W毎に分割する(設計グリッド幅Wは、たとえばCAD上で一度に付加することのできる最小の幅である。)。次に、設計グリッド幅Wと変動曲線Iとの交点をそれぞれ抽出する。この作業によって得た交点をそれぞれ "a"、 "b"、 "c"とする。次に、スペースSが "S<a"の範囲では補正値を "0"とし、スペースSが "a≦S<b"の範囲では、 "+ * W"の補正値を設ける。さらにスペースSが "b≦S<c"の範囲では、 "+ * 2W"の補正値、スペースSが "c≦S"の範囲では、 "+ * 3W"の補正値を設ける。このような作業により、図15に示すような補正ルールテーブルを作成する。

[0059]

さらにステップST. 5 において、作成した補正ルールテーブルから、ステップST. 2 で求めたスペースS $_1$ 、S $_2$ 、S $_3$ 、S $_4$ 、S $_5$ に対する補正値を抽出する。

[0060]

次に、ステップST. 6において、抽出した補正値を、ライン部とコンタクト 部とが重なった領域のライン端に、フリンジ量として付加する。このフリンジ処 理は、この発明に適合した補正ツールをプログラムにより作成して、たとえばCADに格納しておき、適宜用いることで、自動的に行うことが可能である。フリンジ処理が終了した状態のーパターン例を、図16に示す。図16に示すように、上記重なった領域にはそれぞれ、フリンジ5-1、5-2が設けられている。

[0061]

このような第2の実施形態によれば、第1の実施形態と同様に、ライン部とコンタクト部とが重なった領域に対して、パターンの疎密、およびそのライン幅等、その周囲の環境を考慮した補正フリンジ量を求め、求めた補正フリンジ量を補正ルールテーブル化する。この後、補正ルールテーブルに従って、補正ツールを用いて自動でフリンジ処理を行う。

[0062]

このようなフリンジ処理が行われた半導体製造用マスクを用いて、ウェーハプロセスにより形成されたパターンにおいては、たとえば周囲の環境に関係なく一律なフリンジ処理を行ったマスクを用いた場合に比べて、上記重なった領域を、より設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0063]

このように上記重なった領域が、より設計値に近い状態に仕上がることで、たとえばコンタクト面積の減少等に伴ったコンタクト抵抗の上昇の問題を、回避できる。よって、形成された集積回路においては、設計値に近いコンタクト抵抗を得ることができ、回路上、期待される電気的パフォーマンスを、容易に得ることができる。

[0064]

また、補正ルールの一例(図13)と、他の例(図14)との違いは、ショートニング量"0"を基準にして補正値を"W"ずつ付けていくか、ショートニング量"0"に設計グリッド幅Wの1/2を足した値を基準にして補正値を"W"ずつ付けていくかである。どちらの例でも、ウェーハ上に形成されたパターンを、設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0065]

しかし、図14に示す設計グリッド幅Wの1/2を足した値を基準にして補正

値を"+W"ずつ付けていく他の例のほうが、設計値に近い状態、あるいは設計 値通りに仕上がり易い。

[0066]

なぜならば図13に示す一例においては、たとえば"S < c"のとき、ライン幅Lの変動を、ショートニング量"0"(即ち設計値)から"-W"の範囲に変動に抑えることができるのに対し、図14に示す他の例においては、ライン幅変動量"0"(即ち設計値)から" $\pm W/2$ "の範囲に、さらに変動を抑えることができるためである。

[0067]

また、図16に示すように、上記一例に係るパターンにおいては、ライン幅Lを持つライン部3-1、3-2に対してフリンジ5-1、5-2を付加する補正を行ったが、ライン幅L以外のライン幅が存在する場合には、各ライン幅毎にそれぞれ、上記と同様な方法で補正ルールを作成し、この補正ルールにより補正ルールテーブルを作成する。この後、ライン幅毎に、それぞれ作成した補正ルールテーブルに基いてフリンジを付加する補正を行えば良い。

[0068]

また、一パターン例に対して、第 1 、第 2 の実施形態の双方をそれぞれ適用することも可能である。この場合には、ライン部の短辺どうしが相対するスペース S_2 に対して、第 2 の実施形態を適用し、ライン部の長辺どうしが相対するスペース S_3 、 S_3 、 S_4 、 S_5 に対して、第 1 の実施形態を適用する。

[0069]

このようにする理由は、ライン部の短辺どうしが相対するスペースについては、ショートニングが起こりやすいので、スペースとショートニング量との関係に基づき、補正するのが望ましいからである。同様に、ライン部の長辺どうしが相対するスペースについては、ライン幅変動(配線の細り)が起こりやすいので、スペースとライン幅変動との関係に基づき、補正するのが望ましい。

[0070]

[第3の実施形態]

次に、この発明の第3の実施形態に係るマスクパターン補正方法を説明する。

[0071]

第3の実施形態は、第1、第2の実施形態とは異なり、ボーダードコンタクトを有する配線パターン(ライン部)において、コンタクト部と重なった領域のパターンを、その領域周囲のパターンの疎密、およびライン部のライン幅を考慮して補正し、変更するフリンジ処理である。

[0072]

図17は、第3の実施形態に係るマスクパターン補正方法を示す流れ図、図18~図25はそれぞれ、図17に示す各ステップを説明するための図である。

[0073]

まず、図17に示すステップST.1において、まず、ライン部とコンタクト部とが重なった領域を抽出する。図18に、第3の実施形態に用いられたパターンの一例を示す。なお、図18に示す一例は、デザイン上、たとえばCADデータ上のものである。

[0074]

図1.8に示すように、一例に係るパターンは、互いに並行するライン部1、2、3-1、3-2を持つ。ライン部3-1、3-2はそれぞれ、ライン部1とライン部2との間に配置されている。コンタクト部4はライン部3-1の終端の部分に設けられたコンタクト領域3-cに重なっている。

[0075]

次に、ステップST. 2において、図19に示すように、コンタクト部4を最小デザインルール分だけ拡大する。点線6は、拡大したコンタクト部を示している。

[0076]

さらに、ステップST.2において、拡大したコンタクト部6とライン部3の ライン端とが接する辺を抽出する。

[0077]

上記一例に係るパターンにおいては、上記接する辺は、コンタクト領域3-cのうち、ライン部3-2と相対する辺7である。

[0078]

次に、ステップST.3において、上記接する辺7と、これに隣接するライン部とのスペース(距離)を、デザイン上、たとえばCADデータ上で抽出する。

[0079]

ここで、上記スペースに関しては、図20に示すように、接する辺7からライン部3-2までのスペースSをデザイン上で測定し、抽出した。

[0080]

さらにステップST. 3において、スペースSとともに、ライン部のライン幅を抽出する。ここでは、第1の実施形態と同様に、コンタクト部4が重なるライン部3-1のライン幅Lをデザイン上で測定し、抽出した(なお、ライン部3-1のライン幅Lと、ライン幅3-2のライン幅とは互いに等しい、とする)。

[0081]

次に、ステップST. 4において、スペースとライン部のショートニング量との関係を、実験的、あるいはシミュレーションにより取得する。この関係は、実験的に取得する場合、図21に示すようなパターンを持つ測定パターンをウェーハ上に形成し、これを走査型電子顕微鏡(SEM)や電気的測定を用いて、ショートニング量を測定すれば良い。また、シミュレーションにより取得する場合には、図21に示すような測定パターンを製造プロセスシミュレータに再現させ、そのショートニング量を計算すれば良い。

[0082]

次に、ステップST.5において、取得したスペースとショートニング量との 関係を用いて、隣接するライン部とのスペースに対する補正ルールを作成する。 スペースとショートニング量との関係を図22、および図23に示す。

[0083]

図22、および図23に示すように、一パターン例ではショートニング量は、変動曲線Iに示すようにスペースSが大きくなる程、ショートニング量が"0"、即ち設計値から大きくずれる。つまり、スペースSが大きくなる程、ライン幅 L は細くなる。このような傾向に基き、第3の実施形態では、上記接する辺7に 対して、スペースSが大きくなるにしたがって、上記コンタクト領域3-cの幅が 大きくなるようにパターンを補正する補正ルールを作成する。

[0084]

次に、ステップST. 6において、上記補正ルールにより、補正ルールテーブルを作成する。このために、まず、図22、および図23に示すように、縦軸(ショートニング量)を、設計グリッド幅W毎に分割する(設計グリッド幅Wは、たとえばCAD上で一度に付加することのできる最小の幅である。)。次に、設計グリッド幅Wと変動曲線 I との交点をそれぞれ抽出する。この作業によって得た交点をそれぞれ "a"、"b"、"c"とする。次に、スペースSが"S<a"では補正値を0とし、スペースSが"a≦S<b"では"+W"の補正値を設ける。さらにスペースSが"b≦S<c"では"+2W"の補正値、スペースSが"c≦S"では"+3W"の補正値を設ける。このような作業により、図24に示すような補正ルールテーブルを得ることができる。

[0085]

さらにステップST. 6において、作成した補正ルールテーブルから、ステップST. 3で求めたスペースSに対する補正値を抽出する。

[0086]

次に、ステップST. 7において、抽出した補正値を、上記接する辺7に、フリンジ量として付加する。このフリンジ処理は、この発明に適合した補正ツールをプログラムにより作成して、たとえばCADに格納しておき、適宜用いることで、自動的に行うことが可能である。フリンジ処理が終了した状態の一パターン例を、図25に示す。図25に示すように、上記接する辺7には、フリンジ8が設けられている。

[0087]

このような第3の実施形態によれば、第1、第2の実施形態と同様に、コンタクト領域3-cと拡大したコンタクト部6とが接する辺7に対して、パターンの疎密、およびそのライン幅等、その周囲の環境を考慮した補正フリンジ量を求め、補正ルールテーブル化する。この後、補正ルールテーブルに従って、補正ツールを用いて自動でフリンジ処理を行う。

[0088]

このようなフリンジ処理が行われた半導体製造用マスクを用いて、ウェーハプ

ロセスにより形成されたパターンにおいては、たとえば周囲の環境に関係なく一 律なフリンジ処理を行ったマスクを用いた場合に比べて、上記重なった領域を、 より設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0089]

このように上記重なった領域が、より設計値に近い状態に仕上がることで、たとえばコンタクト面積の減少等に伴ったコンタクト抵抗の上昇の問題を、回避できる。よって、形成された集積回路においては、設計値に近いコンタクト抵抗を得ることができ、回路上、期待される電気的パフォーマンスを、容易に得ることができる。

[0090]

また、補正ルールの一例(図22)と、他の例(図23)との違いは、ショートニング量"0"を基準にして補正値を"W"ずつ付けていくか、ショートニング量"0"に設計グリッド幅Wの1/2を足した値を基準にして補正値を"W"ずつ付けていくかである。どちらの例でも、ウェーハ上に形成されたパターンを、設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0091]

しかし、図23に示す設計グリッド幅Wの1/2を足した値を基準にして補正値を "+W" ずつ付けていく他の例のほうが、設計値に近い状態、あるいは設計値通りに仕上がり易い。

[0092]

なぜならば図22に示す一例においては、たとえば"S<c"のとき、ライン幅Lの変動を、ショートニング量"O"(即ち設計値)から"-W"の範囲に変動に抑えることができるのに対し、図23に示す他の例においては、ライン幅変動量"O"(即ち設計値)から"±W/2"の範囲に、さらに変動を抑えることができるためである。

[0093]

また、図25に示すように、上記一例に係るパターンにおいては、ライン幅Lを持つライン部3-1に対してフリンジ8を付加する補正を行ったが、ライン幅L以外のライン幅が存在する場合には、各ライン幅毎にそれぞれ、上記と同様な方

法で補正ルールを作成し、この補正ルールにより補正ルールテーブルを作成する 。この後、ライン幅毎に、それぞれ作成した補正ルールテーブルに基いてフリン ジを付加する補正を行えば良い。

[0094]

[第4の実施形態]

次に、この発明の第4の実施形態に係るマスクパターン補正方法を説明する。

[0095]

第4の実施形態は、トランジスタ領域上を走るラインの終端部分において、ゲート端であり、かつトランジスタ領域にない領域の面積を考慮してショートニングを補正するフリンジ処理である。

[0096]

図26は、第4の実施形態に係るマスクパターン補正方法を示す流れ図、図27~図31はそれぞれ、図26に示す各ステップを説明するための図である。

[0097]

まず、図26に示すステップST.1において、トランジスタ領域上を走るラインの終端部分のうち、ゲート端であり、かつトランジスタ領域にない領域を抽出する。図27に、第4の実施形態に用いられたパターンの一例を示す。この一例は、デザイン上、たとえばCADデータ上のものであり、図27中、斜線により示す領域9は、ゲート端であり、かつトランジスタ領域にない領域である。

[0098]

次に、ステップST.2において、上記領域9の面積Aを、デザイン上、たと えばCADデータ上で測定する。

[0099]

次に、ステップST.3において、面積A毎に、ライン部のショートニング量を、実験的、あるいはシミュレーションにより取得する。このショートニング量は、第1~第3の実施形態と同様に、走査型電子顕微鏡(SEM)や電気的測定による方法などを用いることで取得できる。

[0100]

次に、ステップST.4において、上記面積Aに対する補正ルールを作成する

。面積とショートニング量との関係を図28、および図29に示す。

[0101]

図28、および図29に示すように、一パターン例ではショートニング量は、変動曲線Iに示すように面積Aが小さい程、ショートニング量が"O"、即ち設計値からずれる。つまり、面積Aが小さい程、ライン幅Lは細くなる。このような傾向に基き、第4の実施形態では、上記領域に対して、面積Aが小さくなるにしたがって、上記領域9の面積が大きくなるようにパターンを補正する補正ルールを作成する。

[0102]

次に、ステップST・5において、上記補正ルールにより、補正ルールテーブルを作成する。このために、まず、図28、および図29に示すように、縦軸(ショートニング量)を、設計グリッド幅W毎に分割する(設計グリッド幅Wは、たとえばCAD上で一度に付加することのできる最小の幅である。)。次に、設計グリッド幅Wと変動曲線 I との交点をそれぞれ抽出する。この作業によって得た交点をそれぞれ "a"、 "b"、 "c"とする。次に、面積 A が "A < a"の範囲では "+3 W"、 "a≦ A < b"の範囲では "+2 W"、 "b≦ A < c"の範囲では "+0 W"、 "a≦ A < b"の範囲では "+0 W"、 "b ≤ A < c"の では "+0 W"、 が相正値をそれぞれ設ける。また、面積 A が "c≦ A"の範囲では "+0 W"の補正値を設けない。このような作業により、図30に示すような補正ルールテーブルが作成される。

[0103]

さらにステップST. 5において、作成した補正ルールテーブルから、ステップST. 2で求めた面積Aに対する補正値を抽出する。

[0104]

次に、ステップST. 6において、抽出した補正値を、上記領域9のライン端に、フリンジ量として付加する。このフリンジ処理は、この発明に適合した補正ツールをプログラムにより作成して、たとえばCADに格納しておき、適宜用いることで、自動的に行うことが可能である。フリンジ処理が終了した状態の一パターン例を、図31に示す。図31に示すように、上記領域9には、フリンジ10が設けられている。

[0105]

このような第4の実施形態によれば、ゲート端であり、かつトランジスタ領域にない領域9に対して、その面積を考慮した補正フリンジ量を求め、補正ルールテーブル化する。この後、補正ルールテーブルに従って、補正ツールを用いて自動でフリンジ処理を行う。

[0106]

このようなフリンジ処理が行われた半導体製造用マスクを用いて、ウェーハプロセスにより形成されたパターンにおいては、たとえばその面積に関係なく一律なフリンジ処理を行ったマスクを用いた場合に比べて、上記領域9を、より設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0107]

このように上記領域9が、より設計値に近い状態に仕上がることで、たとえば ゲートのショートニングに起因したソースとドレインとの短絡不良等の問題を、 回避できる。

[0108]

また、補正ルールの一例(図28)と、他の例(図29)との違いは、ショートニング量"0"を基準にして補正値を"W"ずつ付けていくか、ショートニング量"0"に設計グリッド幅Wの1/2を足した値を基準にして補正値を"W"ずつ付けていくかである。どちらの例でも、ウェーハ上に形成されたパターンを、設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0109]

しかし、図29に示す設計グリッド幅Wの1/2を足した値を基準にして補正値を "+W" ずつ付けていく他の例のほうが、設計値に近い状態、あるいは設計値通りに仕上がり易い。

[0110]

なぜならば図28に示す一例においては、たとえば"S<c"のとき、ライン幅Lの変動を、ショートニング量"O"(即ち設計値)から"-W"の範囲に変動に抑えることができるのに対し、図29に示す他の例においては、ライン幅変動量"O"(即ち設計値)から"±W/2"の範囲に、さらに変動を抑えること

ができるためである。

[0111]

[第5の実施形態]

次に、この発明の第5の実施形態に係るマスクパターン補正方法を説明する。

[0112]

第5の実施形態は、トランジスタ領域のコーナー部において、コーナー部とこのコーナー部に隣接するライン部との距離を考慮した切り欠き処理である。ここで切り欠き処理とは、トランジスタ領域のコーナー部を削り、近接効果補正を行うこと、と定義する。

[0113]

図32は、第5の実施形態に係るマスクパターン補正方法を示す流れ図、図3 3~図38はそれぞれ、図32に示す各ステップを説明するための図である。

[0114]

まず、図32に示すステップST.1において、トランジスタ領域のコーナー部を抽出する。図33に、第5の実施形態に用いられたパターンの一例を示す。この一例は、デザイン上、たとえばCADデータ上のものであり、図27中、参照符号11に示す領域がコーナー部、参照符号12に示す領域がライン部である

[0115]

次に、ステップST.2において、コーナー部11からライン部12までの距離Sを、デザイン上、たとえばCADデータ上で測定する。

[0116]

次に、ステップST.3において、ライン部12が、コーナー部11のラウンディングと重ならない最小距離 d を、実験的、あるいはシミュレーションにより取得する。

[0117]

次に、ステップST. 4において、上記距離Sに対する補正ルールを作成する。図34に、コーナー部11のラウンディング13とライン部12との関係を示す。図34に示すように、上記距離Sが最小距離d以上(S≧d)であれば、ラ

イン部12はコーナー部11のラウンディングに重ならないが、上記距離Sが最小距離 d 未満 (S < d) であればラウンディングに重なる。このような傾向に基づき、第5の実施形態では、"S < d"であれば、コーナー部11に対して切り欠き処理を行い、"S ≥ d"であれば、コーナー部11に対して切り欠き処理を行わない。このような補正ルールをテーブル化したものが図35である。

[0118]

次に、ステップST. 5において、上記補正ルールに従い、必要に応じて、コーナー部11に対して切り欠き処理を行う。この切り欠き処理は、この発明に適合した補正ツールをプログラムにより作成して、たとえばCADに格納しておき、適宜用いることで、自動的に行うことが可能である。

[0119]

切り欠き処理を施したパターン例を、図36、図37、および図38それぞれに示す。図36~図38に示すように、コーナー部11には、それぞれ切り欠き部14が設けられている。

[0120]

このような第5の実施形態によれば、トランジスタ領域のコーナー部11に対し、このコーナー部11とライン部12との距離Sを考慮して、切り欠き処理を行う。

[0121]

このような切り欠き処理が行われた半導体製造用マスクを用いて、ウェーハプロセスにより形成されたパターンにおいては、そのライン部12が、コーナー部11のラウンディングに重ならなくなる。この結果、ライン部12がショートニングを起こしても、トランジスタ領域が露出し難くなる。よって、ライン部12(ゲート)のショートニングに起因したソースとドレインとの短絡不良等の問題を、回避できる。

[0122]

[第6の実施形態]

次に、この発明の第6の実施形態に係るマスクパターン補正方法を説明する。

[0123]

第6の実施形態は、コンタクトホールの側壁が鉛直でない場合、トランジスタ 領域に接触するような深いコンタクトホール、あるいはゲートに接触するような 浅いコンタクトホールに対するバイアス処理である。

[0124]

図39は、第6の実施形態に係るマスクパターン補正方法を示す流れ図、図4 0~図46はそれぞれ、図39に示す各ステップを説明するための図である。

[0125]

まず、図39に示すステップST.1において、コンタクトホールとトランジスタ領域との接触領域、およびコンタクトホールとゲートとの接触領域を抽出する。図40に、第6の実施形態に用いられたパターンの一例(断面例)を示す。図40中、参照符号15に示す部分がコンタクトホールとトランジスタ領域との接触領域であり、参照符号16に示す部分がコンタクトホールとゲートとの接触領域である。

[0126]

次に、ステップST. 2において、設計寸法に対する接触領域15の直径S1、および設計寸法に対する接触領域16の直径S2をそれぞれ、実験的、あるいはシミュレーションにより取得する。ここで、直径S1、S2は、走査型電子顕微鏡(SEM)や電気的測定による方法などを用いることで取得できる。

[0127]

次に、ステップST. 3において、直径S1と直径S2との差 "S1-S2" を求める。

[0128]

次に、ステップST. 4において、"S1-S2=0"の点を基準(図41)、あるいは"S1-S2=0"に、設計グリッド幅Wの1/2を足した点を基準(図42)として、図41あるいは図42の縦軸(直径S1と直径S2との差"S1-S2")を、設計グリッド幅W毎に分割する。次いで、設計グリッド幅Wを示す直線と、S1-S2曲線との交点を抽出する。たとえばあるゲート膜厚しについて上記作業により抽出された交点をそれぞれ"a"、"b"、"c"とした場合、"設計寸法<a"の範囲では直径S1に加えるバイアス量は"0"であ

り、" $a \le$ 設計寸法<b"の範囲では直径S1に"+W"のバイアス量を加え、"b \le 設計寸法<c"の範囲では直径S1に"+W"のバイアス量を加え、"c \le 設計寸法"の範囲では直径S1に"+2W"のバイアス量を加える。このような作業により、あるゲート膜厚しに対して、図43に示すような補正ルールテーブルが作成される。図43に示す補正ルールテーブルに従って、直径S1を補正することで、直径S1は直径S2に近づく。

[0129]

また、上記作業と逆に、直径S2からバイアス量を差し引いて、直径S2を直径S1に近づけても良い。このような方法により作成した補正ルールテーブルを図44に示す。次いで、作成した補正ルールテーブルから、ステップST.2で求めた直径S1、あるいは直径S2に対する補正値を抽出する。

[0130]

次に、ステップST. 5において、抽出した補正値を、コンタクトホールに、バイアス量として付加する。このバイアス処理は、この発明に適合した補正ツールをプログラムにより作成し、たとえばCADに格納しておき、適宜用いることで、自動的に行うことができる。バイアス処理が終了した状態の断面を、図45および図46に示す。図45に示すように、接触領域15の直径S1は、接触領域16の直径S2とほぼ同等となるように拡大されている。また、図46に示すように、接触領域16の直径S2は、接触領域15の直径S1とほぼ等しくなるように縮小されている。

[0131]

このような第6の実施形態によれば、トランジスタ領域に接触する接触領域15の直径S1と、およびゲートに接触する接触領域16の直径S2と互いに異なってしまうような場合に、直径S1と直径S2とを互いに等しくでき、直径S1および直径S2を設計値に近い状態に仕上げることができる。

[0132]

このように直径S1および直径S2が、より設計値に近い状態に仕上がることで、コンタクト面積の減少等に伴ったコンタクト抵抗の上昇の問題等を、回避できる。よって、形成された集積回路においては、設計値に近いコンタクト抵抗を

得ることができ、回路上、期待される電気的パフォーマンスを、容易に得ることができる。

[0133]

また、補正ルールの一例(図41)と、他の例(図42)との違いは、"S1-S2=0"を基準にして補正値を"W"ずつ付けていくか、"S1-S2=0"に設計グリッド幅Wの1/2を足した値を基準にして補正値を"W"ずつ付けていくかである。どちらの例でも、接触領域の直径を、設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0134]

しかし、図42に示す設計グリッド幅Wの1/2を足した値を基準にして補正値を "+W" ずつ付けていく他の例のほうが、設計値に近い状態、あるいは設計値通りに仕上がり易い。

[0135]

なぜならば図41に示す一例においては、たとえば"設計寸法<c"のとき、"S1-S2"の変動を、"S1-S2=0(即ち設計値)"から"-W"の範囲に変動に抑えることができるのに対し、図42に示す他の例においては、"S1-S2"の変動を、"S1-S2=0(即ち設計値)"から" $\pm W/2$ "の範囲に、さらに変動を抑えることができるからである。

[0136]

また、図45、あるいは図46に示すように、上記一例に係るパターンにおいては、ゲート膜厚Lに対してバイアス処理を行ったが、ゲート膜厚L以外の膜厚が存在する場合には、各膜厚毎にそれぞれ、上記と同様な方法で補正ルールを作成し、この補正ルールにより補正ルールテーブルを作成する。この後、ライン幅毎に、それぞれ作成した補正ルールテーブルに基いてバイアス処理を行えば良い

[0137]

[第7の実施形態]

次に、この発明の第7の実施形態に係るマスクパターン補正方法を説明する。

[0138]

第7の実施形態は、ライン両端に上下に接するそれぞれのヴィアに対するライン終端のフリンジ処理である。

[0139]

図47は、第7の実施形態に係るマスクパターン補正方法を示す流れ図、図48~図55はそれぞれ、図47に示す各ステップを説明するための図である。

[0140]

まず、図47に示すステップST.1において、ヴィア1とライン部17との接触領域、ヴィア2とライン部17との接触領域を抽出する。図48に、第7の 実施形態に用いられた、パターンの一例(断面)を示す。

[0141]

次に、ステップST. 2において、第2の実施形態により説明した方法を用いて、ヴィア1と、このヴィア1が接触するライン部17の終端へのフリンジ処理を補正ルール化する(図49、あるいは図50)。

[0142]

次に、ステップST. 3において、第2の実施形態により説明した方法を用いて、上記補正ルールにより、補正ルールテーブルを作成する(図51)。この後、作成した補正ルールテーブルから補正値を抽出する。

[0143]

次に、ステップST. 4において、ヴィア2と、このヴィア2が接触する領域からライン部17の終端までの距離Dを、実験的、あるいはシミュレーションにより取得する。

[0144]

次に、ステップST.5において、第2の実施形態により説明した方法を用いて、ヴィア2が接触するライン部17の終端へのフリンジ処理を補正ルール化する(図53、あるいは図54)。

[0145]

次に、ステップST. 6において、"ショートニング量=-D"の点を基準(図52)、あるいは"ショートニング量=-D"に設計グリッド幅Wの1/2を足した点を基準(図53)とした補正ルールテーブルを作成する(図54)。こ

の後、作成した補正ルールテーブルから補正値を抽出する。

[0146]

次に、ステップST. 7において、抽出した補正値を、ヴィア1とライン部17との接触領域18、およびヴィア2とライン部17との接触領域19それぞれに、フリンジ量として付加する。このフリンジ処理は、この発明に適合した補正ツールをプログラムにより作成して、たとえばCADに格納しておき、適宜用いることで、自動的に行うことが可能である。フリンジ処理が終了した状態のパターンの一例を、図55に示す。図55に示すように、ライン部17の接触領域18、19にはそれぞれ、フリンジ20-1、20-2が設けられている。

[0147]

このような第7の実施形態によれば、ライン部17の接触領域18、19に対して、ライン部17のショートニングを補正するフリンジを、ライン部17の周囲の環境、たとえばライン部17周囲のパターンの疎密状況、ライン部の幅、ヴィアの細り等を考慮して付加する。

[0148]

このようなフリンジ処理が行われた半導体製造用マスクを用いて、ウェーハプロセスにより形成されたパターンにおいては、たとえば周囲の環境に関係なく一律なフリンジ処理を行ったマスクを用いた場合に比べて、上記重なった領域を、より設計値に近い状態、あるいは設計値通りに仕上げることができる。

[0149]

このように上記重なった領域が、より設計値に近い状態に仕上がることで、たとえばコンタクト面積の減少等に伴ったコンタクト抵抗の上昇の問題を、回避できる。よって、形成された集積回路においては、設計値に近いコンタクト抵抗を得ることができ、回路上、期待される電気的パフォーマンスを、容易に得ることができる。

[0150]

また、補正ルールの一例(図49、図52)と、他の例(図50、図53)と の違いは、ショートニング量"0-D"を基準にして補正値を"W"ずつ付けて いくか、ショートニング量"0-D"に設計グリッド幅Wの1/2を足した値を 基準にして補正値を"W"ずつ付けていくかである。どちらの例でも、ウェーハ 上に形成されたパターンを、設計値に近い状態、あるいは設計値通りに仕上げる ことができる。

[0151]

しかし、図50、53に示す設計グリッド幅Wの1/2を足した値を基準にして補正値を"+W"ずつ付けていく他の例のほうが、設計値に近い状態、あるいは設計値通りに仕上がり易い。

[0152]

なぜならば図49、図52に示す一例においては、たとえば "S < c" のとき、ライン幅Lの変動を、ショートニング量 "O-D" (即ち設計値)から "-W"の範囲に変動に抑えることができるのに対し、図50、図53に示す他の例においては、ライン幅変動量 "O-D" (即ち設計値)から " $\pm W/2$ "の範囲に、さらに変動を抑えることができるためである。

[0153]

また、図55に示すように、上記一例に係るパターンにおいては、ライン幅Lを持つライン部17に対してフリンジ20-1、20-2を付加する補正を行ったが、ライン幅L以外のライン幅が存在する場合には、各ライン幅毎にそれぞれ、上記と同様な方法で補正ルールを作成し、この補正ルールにより補正ルールテーブルを作成する。この後、ライン幅毎に、それぞれ作成した補正ルールテーブルに基いてフリンジを付加する補正を行えば良い。

[0154]

[第8の実施形態]

次に、この発明の第8の実施形態に係るマスクパターン補正方法を説明する。

[0155]

第8の実施形態は、第1の実施形態~第5の実施形態、および第7の実施形態 に対して、更に合わせずれを考慮した補正方法である。

[0156]

図56は、第8の実施形態に係るマスクパターン補正方法を示す流れ図である

[0157]

まず、図56に示すステップ1において、第1の実施形態〜第5の実施形態、 および第7の実施形態により、それぞれの補正方法に対する補正ルールテーブル を作成する。

[0158]

次に、ステップST. 2において、合わせずれ量を"+C"とする。次いで、それぞれの補正ルールテーブルのフリンジ量、および補正箇所に合わせずれ量"+C"を付け加える。この作業によって、第1の実施形態、第2の実施形態、第3の実施形態、第7の実施形態からは図57に示す補正ルールテーブルを、第4の実施形態からは図58に示す補正ルールテーブルを、第5の実施形態からは図59に示す補正ルールテーブルをそれぞれ作成できる。

[0159]

次に、ステップST.3に示すように、作成したルールテーブルから補正値を 抽出し、抽出した補正値をフリンジ量に加える。

[0160]

このような第8の実施形態によれば、第1の実施形態〜第5の実施形態、第7の実施形態に対して、合わせずれを考慮した補正値を補正ルール化する。そして、この補正ルールに従い、補正ツールを用いて自動で補正処理する。このような補正処理により、近接効果による所望寸法のずれ、および合わせずれが生じる場合においても、それぞれの補正箇所を設計値の通り、あるいは設計値に近い状態に仕上げることができる。

[0161]

[第9の実施形態]

次に、この発明の第9の実施形態に係るマスクパターン補正方法を説明する。

[0162]

第9の実施形態は、トランジスタの狭スペースに関して、コンタクトとトランジスタ領域の重なった領域とトランジスタ領域端との距離を考慮した狭スペースのショートに対する補正を行うものである。

[0163]

図60は、第9の実施形態に係るマスクパターン補正方法を示す流れ図、図6 1~図66はそれぞれ、図60に示す各ステップを説明するための図である。

[0164]

まず、図60に示すステップST.1において、コンタクト部とトランジスタ 領域とが重なった領域を抽出する。図61に、第9の実施形態に用いられた、パ ターンの一例を、図62にパターンの他の例を示す。なお、図61に示す一例お よび図62に示す他の例はそれぞれ、デザイン上、たとえばCADデータ上のも のである。

[0165]

図61に示すように、一例に係るパターンは、フィールド領域(素子分離領域)21によって互いに分離されたトランジスタ領域22、23を持つ。トランジスタ領域22にはコンタクト部24-1、24-2がそれぞれ重なっており、トランジスタ領域23にはコンタクト部24-3、24-4がそれぞれ重なっている。

[0166]

図62に示す他の例に係るパターンは、一例に係るパターンと同様なもので、 異なるところは、コンタクト部24-1~24-2から、トランジスタ領域端25ま での距離である。

[0167]

次に、ステップST. 2において、狭スペース幅Sを、デザイン上で、測定する。次に、トランジスタ領域端25からコンタクト部24-1~24-4までの距離を、デザイン上で測定する。この時の最小距離を "F"とする。

[0168]

次に、ステップST. 3に示すように、コンタクト部24-1~24-4に対して最小バイアス量と最小合わせずれ量を、実験的、あるいはシミュレーションにより取得し、この時のバイアス量と合わせずれ量との和をDとする。この結果から、フリンジ量の最小デザインルール分だけ、コンタクト部を拡大する。拡大したコンタクト部を、参照符号26により示す。

[0169]

次に、ステップST. 4に示すように、"D≦F"の場合、および"F<D"

の場合それぞれで、狭スペース幅Sの大きさによって狭スペース幅を広げる補正 値を、実験的、あるいはシミュレーションにより取得し、補正ルールを作成する (図63)。

[0170]

次に、ステップST.5に示すように、上記補正ルールにより補正ルールテーブルを作成し、補正値を抽出する(図64)。ここで、"F<D"の場合、拡大したコンタクト部26とトランジスタ領域端25とが接する部分を抽出する。この接する部分は、図62に参照符号27により示す。

[0171]

次に、ステップST. 6に示すように、抽出した補正値を、狭スペース幅Sに付加する。ここで、"D≦F"の場合、図65に示すように、狭スペース幅Sの全体を、トランジスタ領域22、23に向かって拡大する。また、"F<D"の場合、図66に示すように、狭スペース幅Sを、上記接する部分27を除いて、トランジスタ領域22、23に向かって拡大する。

[0172]

このような第9の実施形態によれば、コンタクト部のバイアス量と合わせずれ量との和、トランジスタ領域端25からコンタクト部までの最小距離、および狭スペース幅Sにより、狭スペース部の補正量を、補正ルールテーブル化する。次に、その補正ルールテーブルに従い、補正ツールを用いて自動で狭スペース補正処理を行う。このような補正処理により、狭スペースにおけるショートを防ぐことができる。

[0173]

以上、この発明を第1~第9の実施形態に基づき説明したが、この発明は上記第1~第9の実施形態に限られず、発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

[0174]

たとえば実施形態において記載したマスクパターン補正方法は、コンピュータ に実行させることのできるプログラムとして、例えば磁気ディスク(フロッピー ディスク、ハードディスク等)、光ディスク(CD-ROM, CD-RAM, D VD等)、半導体メモリなどの記録媒体に書き込んでCADに適用したり、通信 媒体により伝送してCADに適用することも可能である。また、この発明を実現 するCADは、記録媒体に記録されたプログラムを読み込み、このプログラムに よって動作が制御されることにより、上述したマスクパターン補正処理を実行す る。

[0175]

また、この発明は、半導体集積回路装置であれば如何なるものでも適用することが可能であるが、パターンがランダムなロジック系集積回路装置、たとえばマイクロプロセッサ等に特に有効である。

[0176]

その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

[0177]

【発明の効果】

以上説明したように、この発明によれば、仕上がり誤差のパターン関係を考慮でき、十分な補正精度を得ることができる半導体製造用マスクのパターン補正方法を提供できる。

【図面の簡単な説明】

【図1】

図1はこの発明の第1の実施形態に係るマスクパターン補正方法を示す流れ図

【図2】

図2はこの発明の第1の実施形態に用いたーパターン例を示す平面図。

【図3】

図3はこの発明の第1の実施形態に用いたーパターン例を示す平面図。

【図4】

図4はこの発明の第1の実施形態に用いた測定パターン例を示す平面図。

【図5】

図5はスペースとライン幅変動量との関係を示す図。

【図6】

図6はスペースとライン幅変動量との関係を示す図。

【図7】

図7は補正ルールテーブルを示す図。

【図8】

図8はこの発明の第1の実施形態に用いたーパターン例を示す平面図。

【図9】

図9はこの発明の第2の実施形態に係るマスクパターン補正方法を示す流れ図

【図10】

図10はこの発明の第2の実施形態に用いたーパターン例を示す平面図。

【図11】

図11はこの発明の第2の実施形態に用いたーパターン例を示す平面図。

【図12】

図12はこの発明の第2の実施形態に用いた測定パターン例を示す平面図。

【図13】

図13はスペースとショートニング量との関係を示す図。

【図14】

図14はスペースとショートニング量との関係を示す図。

【図15】

図15は補正ルールテーブルを示す図。

【図16】

図16はこの発明の第2の実施形態に用いたーパターン例を示す平面図。

【図17】

図17はこの発明の第3の実施形態に係るマスクパターン補正方法を示す流れ

図。

【図18】

図18はこの発明の第3の実施形態に用いたーパターン例を示す平面図。

【図19】

図19はこの発明の第3の実施形態に用いたーパターン例を示す平面図。

【図20】

図20はこの発明の第3の実施形態に用いたーパターン例を示す平面図。

【図21】

図21はこの発明の第3の実施形態に用いた測定パターン例を示す平面図。

【図22】

図22はスペースとショートニング量との関係を示す図。

【図23】

図23はスペースとショートニング量との関係を示す図。

【図24】

図24は補正ルールテーブルを示す図。

【図25】

図25はこの発明の第3の実施形態に用いたーパターン例を示す平面図。

【図26】

図26はこの発明の第4の実施形態に係るマスクパターン補正方法を示す流れ図。

【図27】

図27はこの発明の第4の実施形態に用いたーパターン例を示す平面図。

【図28】

図28は面積とショートニング量との関係を示す図。

【図29】

図29は面積とショートニング量との関係を示す図。

【図30】

図30は補正ルールテーブルを示す図。

【図31】

図31はこの発明の第4の実施形態に用いたーパターン例を示す平面図。

【図32】

図32はこの発明の第5の実施形態に係るマスクパターン補正方法を示す流れ

図。

【図33】

図33はこの発明の第5の実施形態に用いたーパターン例を示す平面図。

【図34】

図34はこの発明の第5の実施形態に用いたーパターン例を示す平面図。

【図35】

図35は補正ルールテーブルを示す図。

【図36】

図36は切り欠き部を示す平面図。

【図37】

図37は切り欠き部を示す平面図。

【図38】

図38は切り欠き部を示す平面図。

【図39】

図39はこの発明の第6の実施形態に係るマスクパターン補正方法を示す流れ図。

【図40】

図40はこの発明の第6の実施形態に用いたーパターン例を示す断面図。

【図41】

図41は設計寸法と直径差との関係を示す図。

【図42】

図42は設計寸法と直径差との関係を示す図。

【図43】

図43は補正ルールテーブルを示す図。

【図44】

図44は補正ルールテーブルを示す図。

【図45】

図45はこの発明の第6の実施形態に用いたーパターン例を示す断面図。

【図46】

図46はこの発明の第6の実施形態に用いた一パターン例を示す断面図。

【図47】

図47はこの発明の第7の実施形態に係るマスクパターン補正方法を示す流れ 図。

【図48】

図48はこの発明の第7の実施形態に用いたーパターン例を示す断面図。

【図49】

図49はショートニング量とスペースとの関係を示す図。

【図50】

図50はショートニング量とスペースとの関係を示す図。

【図51】

図51は補正ルールテーブルを示す図。

【図52】

図52はショートニング量とスペースとの関係を示す図。

【図53】

図53はショートニング量とスペースとの関係を示す図。

【図54】

図54は補正ルールテーブルを示す図。

【図55】

図55はこの発明の第7の実施形態に用いたーパターン例を示す断面図。

【図56】

図56はこの発明の第8の実施形態に係るマスクパターン補正方法を示す流れ 図。

【図57】

図57は補正ルールテーブルを示す図。

【図58】

図58は補正ルールテーブルを示す図。

【図59】

図59は補正ルールテーブルを示す図。

【図60】

図60はこの発明の第9の実施形態に係るマスクパターン補正方法を示す流れ 図。

【図61】

図61はこの発明の第9の実施形態に用いたーパターン例を示す平面図。

【図62】

図62はこの発明の第9の実施形態に用いた他のパターン例を示す平面図。

【図63】

図63は補正量とスペースとの関係を示す図。

【図64】

図64は補正ルールテーブルを示す図。

【図65】

図65はこの発明の第9の実施形態に用いたーパターン例を示す平面図。

【図66】

図6.6はこの発明の第9の実施形態に用いた他のパターン例を示す平面図。

【図67】

図67はショートニングを説明するための図。

【符号の説明】

1、2、3…ライン部、

4…コンタクト部

5…フリンジ、

6…拡大したコンタクト部、

7…コンタクト領域とコンタクト部とが接する辺、

8…フリンジ、

9…ゲート端であり、かつトランジスタ領域にない領域、

10…フリンジ、

11…コーナー部、

12…ライン部、

13…ラウンディング、

14…切り欠き部、

特平11-260270


- 15、16…接触領域、
- 17…ライン部、
- 18、19…接触領域、
- 20…フリンジ、
- 21…フィールド、
- 22、23…トランジスタ領域、
- 24…コンタクト部、
- 25…トランジスタ領域端、
- 26…拡大したコンタクト部、
- 27…トランジスタ領域端と拡大したコンタクト部とが接する領域。

【書類名】


図面

【図1】


補正フロー




【図2】




【図3】




【図4】



【図5】




【図6】



【図7】


スペース	フリンジ量
S <a< td=""><td>0</td></a<>	0
a≦S <b< td=""><td>+w</td></b<>	+w
b≦S <c< td=""><td>+2W</td></c<>	+2W
S≧c	+3W

【図8】




【図9】


補正フロー




【図10】・




【図11】




【図12】



【図13】




【図14】



【図15】


スペース	フリンジ量
S <a< td=""><td>0</td></a<>	0
a≦S <b< td=""><td>+w</td></b<>	+w
b≦S <c< td=""><td>+2W</td></c<>	+2W
S≧c	+3W

【図16】




【図17】

補正フロー




【図18】




:ライン部 🔀 :コンタクト部 🔀 :ライン部とコンタクト部とが重なった領域


【図19】




【図20】




【図21】



【図22】




【図23】



【図24】


スペース	フリンジ量
S <a< td=""><td>0</td></a<>	0
a≦S <b< td=""><td>+w</td></b<>	+w
b≦S <c< td=""><td>+2W</td></c<>	+2W
S≧c	+3W

【図25】




【図26】


補正フロー




【図27】



【図28】




【図29】



【図30】


面積:A	フリンジ量
A <a< td=""><td>+3W</td></a<>	+3W
a≦A <b< td=""><td>+2W</td></b<>	+2W
b≦A <c< td=""><td>+w</td></c<>	+w
c≦A	0

【図31】




【図32】


補正フロー



[図33]




【図34】




【図35】

距離:S	補正
S <d< td=""><td>切り欠き処理有り</td></d<>	切り欠き処理有り
S≧d	切り欠き処理無し

【図36】




【図37】




2 0

【図38】




【図39】


補正フロー




【図40】



【図41】



【図42】




【図43】

設計寸法	S1に加えるバイアス量
S≦a	0
a <s≦b< td=""><td>+w</td></s≦b<>	+w
b <s≦c< td=""><td>+2W</td></s≦c<>	+2W
S>c	+3W


【図44】

設計寸法	S2から差し引くバイアス量
S≨a	0
a <s≦b</s	-w
b <s≦c< td=""><td>-2W</td></s≦c<>	-2W
S>c	-3W

【図45】




【図46】




2 5

【図47】


補正フロー




【図48】



【図49】




【図50】




【図51】

スペース	フリンジ量
S≦a	0
a <s≦b< td=""><td>+w</td></s≦b<>	+w
b <s≦c</s	+2W
S>c	+3W

【図52】




【図53】



【図54】


スペース	フリンジ量
S≦a'	0
a' <s≦b'< td=""><td>+w</td></s≦b'<>	+w
b' <s≦c'< td=""><td>+2W</td></s≦c'<>	+2W
S>c'	+3W

【図55】



【図56】

補正フロー



【図57】

スペース	フリンジ量
S≦a	+c
a <s≦b</s	+w+c
b <s≦c< td=""><td>+2W+C</td></s≦c<>	+2W+C
S>c	+3W+C

【図58】


面積	フリンジ量
S≦a	+3W+C
a <s≦b</s	+2W+C
b <s≦c</s	+w+c
S>c	+c

【図59】


距離:S	補正
S <a-c< td=""><td>切り欠き処理有り</td></a-c<>	切り欠き処理有り
S≧a−C	切り欠き処理無し

【図60】


補正フロー




【図61】



【図62】



【図63]




スペース:S(um)


【図64】

スペース	補正量
S≧a	0
b≦S <a< td=""><td>+w</td></a<>	+w
c≦S <b< td=""><td>+2W</td></b<>	+2W
S <c< td=""><td>+3W</td></c<>	+3W


【図65】



【図66】



【図67】



【書類名】

要約書

【要約】

【課題】十分な補正精度を得ることができる半導体製造用マスクのパターン補正 方法を提供すること。

【解決手段】ライン部とコンタクト部とが重なった領域を抽出し(ST.1)、上記重なった領域とこの重なった領域に隣接する他のライン部とのスペース、および前記ライン部のライン幅を抽出し(ST.2)、ウェーハプロセス後に生ずるライン部のライン幅変動量とスペースとの依存性を取得し(ST.3)、依存性を設計グリッド幅毎に分割し、この設計グリッド幅と依存性との交点を抽出し(ST.4)、関係を交点区間毎に区切り、交点区間毎に、設計グリッド幅の整数倍の補正を行う補正ルールテーブルを作成し(ST.5)、上記重なった領域に対し、補正ルールテーブルに基いた設計グリッド幅の整数倍の補正を行う(ST.6)。

【選択図】 図1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝